PAT-NO:

JP408023166A

DOCUMENT-IDENTIFIER: JP 08023166 A

MANUFACTURE OF MULTI-LAYER WIRING SUBSTRATE

PUBN-DATE:

January 23, 1996

INVENTOR-INFORMATION:

NAME

COUNTRY

ANDO, SETSUO **INOUE, TAKASHI** YAMAZAKI, TETSUYA TENMYO, HIROYUKI FUKUSHIMA, MAKOTO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD N/A

APPL-NO:

JP06154415

APPL-DATE: July 6, 1994

INT-CL

 $\rm H05K003/46$, $\rm H05K003/08$, $\rm H05K003/18$, $\rm H05K003/24$, $\rm H05K003/28$, $\rm H05K003/42$, $\rm C23C018/36$, $\rm C23C022/24$, $\rm C23C028/00$, $\rm C25D003/06$, $\rm C25D003/12$, $\rm C25D003/12$

(IPC):

ABSTRACT:

PURPOSE: To eliminate factors causing deterioration of a bonding between copper and polyimide by forming selectively a protective film on a via stud or wiring or both subjected to patterning.

CONSTITUTION: A laminate film 12 to serve as an undercoat for a load dispatching layer when electroplating a substrate 11 is formed by continuous vacuum evaporation. Further, a dielectric film 13 which will become an organic resin is made. Next, the dielectric film is patterned with minute holes and grooves. This is followed by electrolytic copper plating to fill a via hole 14. After ashering O2, because of a fast plasma etching rate of a resist in the vicinity of a via stud, a via surface part is exposed. Next, after a series of treatment prior to plating are performed, electroless chrome plating is performed to form a protective film 16. Also, as the protective film 16, electroless or electrolylic cobalt plating is effective. Next, after the resist is peeled, an organic resin film 17 is applied and polishing is conducted to provided a heading of the via stud. This enables the via stud and an insulating layer to be in good adhesion.

COPYRIGHT: (C)1996, JPO



(11) Publication number:

0

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: **06154415**

(51) Intl. Cl.: **H05K 3/46** H05K 3/08 H05

3/24 H05K 3/28 H05K 3/42

(22) Application date: **06.07.94**

(30) Priority:

(43) Date of application publication:

23.01.96

(84) Designated contracting states:

(71) Applicant: HITACHI LTD(72) Inventor: ANDO SETSUO

INOUE TAKASHI

YAMAZAKI TETSUY TENMYO HIROYUKI FUKUSHIMA MAKOT


(74) Representative:

(54) MANUFACTURE OF MULTI-LAYER WIRING SUBSTRATE

(57) Abstract:

PURPOSE: To eliminate factors causing deterioration of a bonding between copper and polyimide by forming selectively a protective film on a via stud or wiring or both subjected to patterning.


CONSTITUTION: A laminate film 12 to serve as an undercoat for a load dispatching layer when electroplating a substrate 11 is formed by continuous vacuum evaporation. Further, a dielectric film 13 which will become an organic resin is made. Next, the dielectric film is patterned with minute holes and grooves. This is followed by electrolytic copper plating to fill a via hole 14. After ashering O2, because of a fast plasma etching rate of a resist in the vicinity of a via stud, a via surface part is exposed. Next, after a series of treatment prior to plating are performed, electroless chrome plating is performed to form a



http://www.delphion.com/cgi-bin/viewpat.cmd/JP08023166A2

plating is performed to form a protective film 16. Also, as the protective film 16, electroless or electrolylic cobalt plating is effective. Next, after the resist is peeled, an organic resin film 17 is applied and polishing is conducted to provided a heading of the via stud. This enables the via stud and an insulating layer to be in good adhesion.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-23166

(43)公開日 平成8年(1996)1月23日

FI 技術表示箇所
新求 請求項の数6 OL (全 6 頁) 最終頁に続く
(71)出願人 000005108
株式会社日立製作所
東京都千代田区神田駿河台四丁目 6 番地
(72)発明者 安藤 節夫
神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内
(72)発明者 井上 隆史
神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内
(72)発明者 山崎 哲也
神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内
(74)代理人 弁理士 小川 勝男
最終頁に続く


(54) 【発明の名称】 多層配線基板の製造方法

(57)【要約】

【目的】本発明は、薄膜多層配線基板を製造する技術関し、その目的は、密着力低下に伴うクラックの発生を防止した製造方法を提供することにある。

【構成】パターン化された穴、溝あるいはその両方をも つ導体表面に金属膜を形成した後、プラズマエッチング 法により導体表面のみを露出させ、保護膜を形成する。 その際プラズマエッチング法として、O2アッシャを用 いる。

【効果】密着力の低下要因となる導体層と絶縁層との反 応が防止でき、クラック発生防止に効果がある。



【特許請求の範囲】

L....

【請求項1】基板上に導体層と絶縁層とを交互に積層し て多層配線基板の導体配線を形成する多層配線基板の製 造方法において、パターニングされたピアスタッド、配 線あるいはその両方に対して選択的に保護膜を形成する 工程を含むことを特徴とする多層配線基板の製造方法。

【請求項2】前記保護膜がピアスタッド、配線あるいは その両方と絶縁体との反応を阻止し、導体と絶縁体との 高信頼の接続を得ることを特徴とする請求項1記載の多 層配線基板の製造方法。

【請求項3】前記ピアスタッド、配線あるいはその両方 に対して絶縁層を剥離する前に保護膜を形成する工程を 含むことを特徴とする請求項1または請求項2記載の多 層配線基板の製造方法。

【請求項4】前記ピアスタッドあるいは配線に保護膜を 形成するために、保護膜形成面の絶縁体のみを選択的に 除去する方法として、Ozアッシャを用いることを特徴 とする請求項1または請求項2記載の多層配線基板の製 造方法。

【請求項5】前記ピアスタッドおよび配線が銅で形成さ れ、かつ電気銅めっきあるいは無電解銅めっきをおこな って前記ピアスタッドおよび配線を形成する工程からな ることを特徴とする請求項1または請求項2記載の多層 配線基板の製造方法。

【請求項6】前記ピアスタッドあるいは配線の保護膜を 形成する工程において、該保護膜がクロム、ニッケル、 コパルトのうち少なくとも一種以上で形成され、かつ該 保護膜が電気めっき法、無電解めっき法あるいはクロメ ート処理法の少なくとも一方法で形成することを特徴と する請求項1または請求項2記載の多層配線基板の製造 30 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高集積LSI等を実装 する多層配線基板およびその製造方法に関する。

[0002]

【従来の技術】配線基板あるいはLSIの配線における スルーホールの接続は、一般にはポリイミド等の絶縁層 にあけられたスルーホールにめっき、スパッタリング及 びCVD等を用いて金属を析出させることにより行われ 40 ている。例えばフォトレジストを用いた選択めっき法に より、配線とピアスタッドを形成した後再び絶縁層を形 成し、平面研磨により絶縁層の凸凹の平坦化とピアスタ ッドの頭出しを行う方法が、特開平3-60188号公 報に述べられている。

[0003]

【発明が解決しようとする課題】絶縁層にポリイミド、 導体層に銅を使用した場合、後工程の熱処理プロセスに おいて、ポリイミドと銅とが反応し反応層が形成される ことが知られている。この反応層はポリイミドと銅との 50 銅めっき液、ピロリン酸銅めっき液或いはシアン化銅め

密着性を低下させるため、上記平面研磨の際のクラック 発生原因と考えられている。

【0004】そこで本発明では、ピアスタッド表面に保 護層を形成し、銅とポリイミドとの密着力低下要因を除 去することで高信頼の接続を提供することを目的とす る。

[0005]

【課題を解決するための手段】前記の目的は、フォトレ ジスト等の絶縁層にあけられたピアスタッドに、電気銅 10 めっき或いは無電解銅めっき等で金属を折出させた後、 Ozアッシャ等のプラズマエッチングを行うと、プラズ マに面する導体が発熱しその結果導体周辺のレジストの みが加速度的にエッチングされることを見出した。そこ でレジスト剥離前に、ピアスタッド等の導体表面のみを 選択的に露出させ、絶縁体と反応しない導体で保護膜を 形成することで、密着性低下により発生するクラックを

【0006】また保護膜としてポリイミド等の有機樹脂 と反応しないクロム、ニッケル或いはコバルト等の金属 を被覆することで達成される。

[0007]

【作用】導体層と有機樹脂等の絶縁層からなる薄膜多層 基板に、Ozアッシャ等のプラズマエッチングを施す と、プラズマに接した導体面が発熱し、導体周辺の絶縁 層も加熱するためにエッチング速度が著しく加速され る。この現象を利用しピアスタッド等の導体表面をレジ スト剥離前に選択的にエッチングすることで露出させ、 めっき等の手段により保護膜を形成することで、導体層 と絶縁層との密着性を高め、平面研磨時に発生するクラ ックを防止することができた。

[8000]

【実施例】本実施例を図1A~Gを用いて説明する。

【0009】まずセラミック基板、ガラス基板或いは有 機樹脂製基板11上に電気めっきの際の給電層に用いる 下地層となるCr/Cu/Crの積層膜12を連続蒸着 により形成した(図1A)。さらに有機樹脂から成る誘 電体膜13を成膜した。誘電体膜としてはフォトレジス トを用いた。次に該誘電体膜にホトリソ工程による微細 穴や溝のパターン加工を施した。有機樹脂膜の加工後の 断面状態が図1Bである。連続蒸着法としては、EB蒸 着やスパッタリングが可能であるが、密着力の観点から スパッタリングが好ましい。特に面内に存在する無数の ピア全てのコンタクト抵抗を確実に低減し、コンタクト 不良を皆無とするためには、ピア穴底のクリーニングは 必須である。また密着層であるCrの膜厚は300~ 1,500 A程度が望ましく、給電層に用いるCuの膜 厚は1,000~10,000A程度が望ましい。

【0010】次に電気銅めっき法により、ピア穴を充填 したのが図1Cである。電気銅めっき液としては、硫酸 3

っき液等が使用可能である。また該ビア充填には電気めっき法の他に、無電解めっき法でも差し支えない。但しめっき液のpHがアルカリ性であるほど、レジストがめっき液中に溶解しめっき液分解を引き起こす要因になるので、注意を要する。図1DはO2アッシャ後の基板断面図である。ピアスタッド周辺のみのレジストのプラズマエッチング速度が速いため、ピア表面部が露出する。

【0011】次に脱脂及び酸洗浄等の一連のめっき前処理を行なった後、図1mに示すように無電解クロムめっきを施し保護膜を形成した。電気クロムめっきを用いて 10 も差し支えない。また保護膜として無電解コバルトめっき或いは電気コバルトめっきも有効である。さらにクロメート処理による保護膜形成も可能である。保護膜の膜厚は、1,000~10,000人程度が望ましい。

【0012】図1Fはレジスト剥離後、有機樹脂膜を塗布した断面図である。有機樹脂膜としては、ポリイミド、エボキシ樹脂、感光性ポリイミド或いは感光性エボキシ樹脂等が使用可能である。これらの有機樹脂膜の塗布は、遠心力を利用したスピンナー装置等で塗布する。*

*次にビアスタッドの頭出しを行なうために研磨を行な う。研磨方法には機械研磨、化学機械研磨、或いはエッ チング等が使用可能である。研磨後平坦化した基板の断 面図を図1 Gに示す。この研磨工程後、本発明による保 護膜形成プロセスを施した基板には、ビアスタッドと該 有機樹脂の絶縁層との密着は良好で、クラックは発生し ていなかったが、保護膜形成を行なっていない基板に は、ビアスタッド周辺の絶縁層にクラックが発生してお り、密着不良であった。

「【0013】以下本発明の図1Eに示した保護膜形成プロセス法において、実施例1~3には電気Crめっき法を用いた場合、実施例4には無電解Coめっき法を用いた場合、実施例5~7には無電解Niめっき法を用いた場合、実施例8および9には電気Niめっき法を用いた場合、さらに実施例10および11にはクロメート処理を行なった場合のそれぞれの液組成及び処理条件について表1~表5にまとめた。

[0014]

【表1】

表 1 保護膜形成法(1) (電気Crめっき法;実施例1~3)

	実施例		
組成及び作業条件	1	2	3
無水クロム酸	250g/#	1\g08	250g/1
硫酸	2.59/1	0.8g/1	1.5g/1
ケイふっ化ナトリウム	-	0.8g/1	59/1
浴温(℃)	45	55	60
電流密度(A/dm²)	35	45	50

[0015]

※ ※ 【表2】

表 2 保護膜形成法(2) (無電解Coめっき法;実施例4)

	実施例
組成及び作業条件	4
硫酸コバルト	15g/#
次亜りん酸ナトリウム	21g/#
クエン酸ナトリウム	60g/¢
ほう酸	30g/f
ρΗ	7
浴温(℃)	90

[0016]

【表3】

表 3 保護膜形成法(3) (無電解Niめっき法;実施例5~7)

	実施例 .		
組成及び作業条件	5	6	7
硫酸ニッケル	219/1	269/1	269/1
酢酸ナトチウム	_	269/1	-
乳酸	28g/#	-	
プロピオン酸	2.3g/1	_	-
エチレンジアミン	_	-	909/1
クエン酸アンモニウム	_	15g/J	-
次亜りん酸ナトリウム	219/1	16g/1	11g/#
チオ尿紫	_	3-5ppm	_
рĦ	4.5	5.0	6.0
浴温 (で)	90	90	60

[0017]

* *【表4】

表 4 保護膜形成法(4) (電気Niめっき法;実施例8~9)

	突施 例		
組成及び作業条件	8	9	
硫酸ニッケル	240g/1	_	
塩化ニッケル	45g/1	10g/!	
スルファミン酸ニッケル	-	400g/£	
臭化ニッケル	_	30g/1	
ほう酸	35g/1	30g/1	
添加剤	量应	遊量	
рН	3.0	3.5	
浴温 (で)	45	35	
電流密度(A/dm²)	4	3.5	

[0018]

※ ※【表5】

表 5 保護膜形成法(5) (クロメート処理法;実施例10~11)

-	实	色例
組成及び作業条件	10	1 1
りん酸(75%)	199/1	_
酸化亜鉛	-	2.09/1
無水クロム酸	14g/1	10g/1
ふっ酸(55%)	5.19/4	-
硝酸クロム9水體	1.79/1	-
硝酸コバルト6水物	1.89/1	-
硫酸(98%)	-	1.59/1
рH	1.7	2.3

[0019]

導体層表面に保護膜を形成することにより絶縁層との反 【発明の効果】本発明によれば、薄膜多層回路において 50 応が抑制できるので、導体層と絶縁層との密着力の高い 7

薄膜多層回路基板が実現された。

【0020】また保護膜形成にはO₂アッシャを用いるので、絶縁層剥離工程前に行なうことが可能である。このため保護膜形成時にピアスタッド表面或いは配線表面の絶縁層剥離液等による汚染もなく、密着力に優れた保護膜が形成できた。


【図面の簡単な説明】

【図1】本発明の蒋膜配線形成プロセスを示す図である。

【符号の説明】

- 11…基板、
- 12…電気めっき用下地膜、
- 13…有機樹脂絶緑膜(1)、
- 14…ピアスタッド穴、
- 15…電気めっき導体、
- 16…保護膜、
- 17…有機樹脂絶縁膜(2) [溝パターン形成後]。

【図1】



フロントページの続き

(51) Int. Cl. 6		識別記号	庁内整理番号	FI	技術表示箇所
H 0 5 K	3/28	В			
	3/42	Α	7511-4E		
// C23C	18/36				
	22/24				
	28/00	E			
C 2 5 D	3/06				
	3/12	101			
		102			

(72)発明者 天明 浩之

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 福島 誠

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内